PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-136232

(43)Date of publication of application: 19.07.1985

(51)Int.CI.

H01L 21/60 H01L 23/02

H01L 23/12

(21)Application number: 58-243410

(71)Applicant: FUJITSU LTD

(22)Date of filing:

23.12.1983

(72)Inventor: FUKUDA MASUMI


NARITA HISATOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To improve operation speed by providing the connection structure which can meet a transmissiin decline or radiation of signals caused by connection parts by design by connecting terminals of a package to terminals of a semiconductor chip with a distributing board.

CONSTITUTION: Plural terminals 14 led out inside a package 11 are connected to plural terminals 15 formed on the surface of a semiconductor chip 12 with a distributing board 16 and a lid 17 is put on. The distributing board 16 is composed of an insulating substrate 18 made of a transparent sapphire plate on a back surface of which a transmission path 19 connecting the terminals 14 and 15 is formed are the transmission path 19 is connected to the terminals 14 and 15 with solder. The transmission path can be regulated minutely its material, shape, size or disposition by design and if necessary, it can be formed into a planer guide or a strip line, or one that includes circuit elements. Then it can



meet a transmission decline or radiation of signals caused by connection parts by design.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

THIS PACE BLANK USPTO,

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

THIS PAGE BLANK USPTO,

⑩ 日本国特許庁(IP)

昭60 - 136232 ⑫ 公 開 特 許 公 報 (A)

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和60年(1985)7月19日

H 01 L 21/60 23/02

23/12

6732-5F 7738-5F

発明の数 1 審査請求 未請求 (全 4 頁)

69発明の名称

半導体集積回路装置

印特 願 昭58-243410

昭58(1983)12月23日 22出 顋

福 720発 明 渚

益 美

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 成 \blacksquare

 \mathbf{B}

尚 斂 川崎市中原区上小田中1015番地

富士通株式会社内

の出 顖 人 富士通株式会社

川崎市中原区上小田中1015番地

弁理士 松岡 宏四郎 倒代

1. 発明の名称

半導体集積回路装置

2. 特許請求の範囲

半導体チップを搭載したパッケージの該半導体 チップ周辺に設けられた端子と、該半導体チップ の表面に設けられた端子とが、絶縁性基板の面上 に伝送路を形成し該半導体チップの表面側に配設 された配線板によって投続されていることを特徴 とする半導体集積回路装置。

3. 発明の詳細な説明

(a) 発明の技術分野

水発明は、半導体集積回路装置に係り、特に、 超高速半導体集積回路装置におけるパッケージの 端子と半導体チップの端子との接続構造に関す.

(6) 技術の背景

半導体集積回路装置は、情報処理機器において 主要構成要素として多用されているが、情報処理 能力の向上が望まれている状況にある現在、高集 似化と共に高速動作に対応出来るものの関発も進

キャリアの移動度や飽和ドリフト速度がSi半導 体より大きいため高速動作に適したGaAs半導体を 使用することにより、10C bit/s 以上の速度で 動作可能な超高速半導体集積回路装置が実用化さ れてきているが、100 C bit/s 程度の動作速度 になると、半導体集積回路装置内の接続構造が特 性に影響をおよぼすので、高速動作に対応出來る 接続構造の開発が望まれている。

(c) 従来技術と問題点

第1図は従来の超高速半導体集積回路装置の一 実施例の構造を示す断面図で、1はパッケージ、

そは半辺体チップ、3はリード端子、4、5は端 16はワイヤ、7は藍をそれぞれ示す。

図示の超高速半導体集積回路装置は、本体が例 えばセラミックでなるパッケージ1の内側に、例 えばGans基板に超高速で動作可能な集積回路を形 成した半導体チップ2が図示のように搭載され、 パッケージーから外部に導出される複数のリード 蝎子3の個々にパッケージ1内で投続されて、半 導体チップ 2 と接続するためパッケージ1 の内側に 守出された複数の端子 4 と、前記集 種国路を外部と接続するため半導体チップ 2 の表面上に 形成された複数の端子 5 とが、例えば金線でなるワイヤ 6 を用いて ワイヤボンディングにより 個別に 接続され、 藍 7 が被せられてなっている。 なお 4 年 チップ 2 搭載面に 設けられた 導体を介して リード 端子 3 の中の 投地端子に 接続されている。

この問題に対処するためには、設計において、 全ての、導体、半導体、絶縁体の材料、形状、寸 法、配置などを詳細に規定することが望ましいが、 ワイナ 6 に関しては、接続の空間配置を規定する ことが製造のプロセスからして極めて困難である。 従って、嫡子4と5とを投続するワイヤ6に起 因する信号の輻射や伝送減衰は、設計での対処が 困難であって、動作速度の向上を阻害する欠点を 有する。

(d) 発明の目的

本発明の目的は上記従来の欠点に鑑み、バッケージの端子と半導体チップの端子との接続において、該接続部に起因する信号の輻射や伝送減変について設計で対処可能な接続構造を備えた超高速半導体集積回路装置を提供するにある。

(e) 発明の模成

上記目的は、半導体チップを搭載したパッケージの該半導体チップ周辺に設けられた端子と、 該半導体チップの表面に設けられた端子とが、絶縁性基板の面上に伝送路を形成し該半導体チップの 表面側に配設された配線板によって投続されていることを特徴とする半導体集積回路装置によって達成される。

前記配線板を使用することにより、前記パッケ

ージの端子と前記半導体チップの端子とを接続する前記伝送路は、材料、形状、寸法、配置などを設計で詳細に規定することが可能になり、必要ならば該伝送路をコプレナーガイドないしストリップラインにしたり、また、回路素子を含むものにすることも可能で、該接続部に起因する信号の幅別や伝送減度について設計で対処可能になる。

(1) 発明の実施例

以下本発明の実施例を図により説明する。

第2図は本発明の構成による超高速半導体集積 回路装置の一実施例の構造を示す断面図、第3図 ~第7図はその配線板におけるそれぞれ異なった 実施例の断面図(のと裏面視平面図(の)で、11はパッケージ 12は半導体チップ、13はリード端子、14、15は端子、18は配線板、17は蓋、18は絶縁基板、18a は合わせマーク、19は伝送路、19aは接続線、19b、19c は投地導体、19d は抵抗業子、19e は回路表子、19aa、19ab、19bb、19cbは接続部をそれぞれ示す。

第2 図図示の超高速半導体集積回路装置は、基:

本的には第1図図示のパッケージ1と同じで細部寸法が本集積回路装置の組立に合わせてあるパックージ11の内側に、第1図図示の半導体チップ12が図示のように搭載された複数の端子14とたが図示のように搭載された複数の端子14とたの大・ジ11の内側に導出された複数の端子14とたが、半導体チップ12の集面上に形成された複数の端子15とが、半導体チップ12の装面側に被せた配線である。なお、半導体チップ12の裏面は、パッケージ11の半導体チップ12が設面に設けられた導体によって投続され、第17が被せられている。なお、半導体チップ12の裏面は、パッケージ11の半導体チップ12が設面に設けられた導体でいる。

配線板16は、例えば透明なサファイア板でなる 絶縁基板18に、その裏面で端子14と15とを接続する伝送路19が形成されてなっており、第3図〜第 7 図に伝送路19の構成を異にする配線板16の実施 例を示すが、伝送路19と端子14、15とは例えば半 田によって接続する。また、絶縁基板18裏面の前 述した半導体チップ12の合わせマークに対応した 位置に、例えば+印である該合わせマークと同様な合わせマークと同様な合わせマーク18 a か付してあり、配線板16を半 導体チップ125 後せて前記投続を行う際の位置合 わせが出来るようになっている。

第3図図示の配線板16における伝送路19は、絶 経基板18の裏面に例えば金、銀、網などの金属等 体で形成し端子14と15とを接続する接続線19aの みで構成した例で、平坦な接続部19aaを端子14に、 突起状になっている接続部19abを端子15に接続す る。この構成の場合、接続線19aの幅、接続部19 aa、19ab間の通路位置、接続部19abの突起高さ(被数の接続部19ab相互間で同一にする必要がある が)および絶縁基板18の厚さなどを設計で規定す ることが可能である。

第4図図示の配線板16における伝送路19は、第3図図示のような接続線19aに接続線19aと同様な金属導体で同一面上(合わせマーク18a部を除く)に形成した接地導体19bを加えてコプレナーガイドを形成し、電磁界を閉じ込めて信号の幅射

による滅衰の防止を可能にした例で、接地導体19 bの接続部19bbは接続部19abと同様な突起状にし、 半導体チップ12の底面からスルーホールを介して 装面に導出させた接地用の端子(端子15の一部) に接続して、接地導体19bを接地する。この構成 の場合、第3図で提切した要因を含めてコプレナーカイドとしての設計が可能である。

第5図図示の配線板16における伝送路19は、第4図図示の接地導体19bを絶縁基板18の表面(合わせマーク18s 部を除く)に形成した接地導体19cに替えて、コプレナーガイドと同様に機能するストリップラインを形成した例で、接地導体19cの接続部cbは絶縁基板18の表面から裏面に導出させて該裏面上では接続部bbと同様にしている。

第6図図示の配線板16における伝送路19は、第4図図示のようなコプレナーガイドの接続線19a と接地導体19bの間に膜状の抵抗業子19dを付加 接続した例で、信号の反射波による減変を防ぐた めのインピーダンスマッチが容易になっている。

第7図図示の配線板16における伝送路19は、第

4 図図示のようなコプレナーガイドの接続線19 a の中間などを絶縁基板18の裏面から裏面に導出させ、例えば波形整形回路素子や増幅回路素子などの回路素子を付加接続した例で、積極的な性能向上が可能になっている。

これらの実施例から明らかなように、本乳明による配線板16を導入することにより、端子14と15との投続部に起因する信号の輻射や伝送ないの投続での対処が困難であったワイヤ投統が路19を形成することが可能になり、然も、の応用を路19を形成は上記の実施例に留まらず多くの応用を形が可能である。そして、少ななくとも前記投続部に起度が100C bit/s 以上になっても問題がないよう対処することが可能になる。

(6) 発明の効果

以上に説明したように、本発明による構成によれば、パッケージの端子と半導体チップの端子と の接続において、該接続部に起因する信号の福射 や伝送減衰について設計で対処可能な投続構造を 備えた超高速半導体集積回路装置を提供すること が出来て、超高速半導体集積回路装置の動作速度 向上を可能にさせる効果がある。

4. 図面の簡単な説明

第1図は従来の超高速半導体集積回路装置の一 実施例の構造を示す断面図、第2図は本発明の構成による超高速半導体集積回路装置の一実施例の 構造を示す断面図、第3図~第7図はその配線板 におけるそれぞれ異なった実施例の断面図(a)と裏面視平面図(b)である。

図面において、1、11はパッケージ、2、12は半導体チップ、3、13はリード過了、4、5、14、15は過了、6はワイヤ、16は配線板、7、17は選、18は絶縁基板、18。は合わせマーク、19は伝送路、19。は接続線、19 b、19 c は接地導体、19 d は抵抗棄子、19 e は回路要子、19aa、19ab、19bb、19 c b は接続部をそれぞれ示す。

代理人 介理士 松岡宏四郎



